11月17日消息，公布高芯今日在國家知識產(chǎn)權(quán)局官網(wǎng)查詢發(fā)現(xiàn)，最新專利華為技術(shù)有限公司日前公告了一項名為“芯片封裝結(jié)構(gòu)、芯片電子設(shè)備及芯片封裝結(jié)構(gòu)的封裝制備方法”的專利，授權(quán)公告號CN116250066B，可提申請日期為2020年10月。片焊
專利涉及芯片封裝技術(shù)領(lǐng)域，接優(yōu)該申請實施例提供一種芯片封裝結(jié)構(gòu)、良率電子設(shè)備及芯片封裝結(jié)構(gòu)的公布高芯制備方法，主要目的最新專利是提供一種能夠比較精準控制粘接膠層厚度尺寸的芯片封裝結(jié)構(gòu)。
據(jù)介紹，芯片由于高速數(shù)據(jù)通信和人工智能對算力的封裝需求激增，芯片集成度進一步提升，可提其中，片焊在芯片尺寸變大的接優(yōu)同時，多芯片合封技術(shù)也被廣泛采用，進而使整個芯片封裝結(jié)構(gòu)的尺寸在不斷的增大。
隨著芯片封裝結(jié)構(gòu)尺寸變大，芯片與封裝基板的熱膨脹系數(shù)失配會讓封裝熱變形控制變得越來越困難，封裝熱變形變大會直接導致整個芯片封裝結(jié)構(gòu)發(fā)生較大的翹曲。
據(jù)了解，華為申請實施例提供的芯片封裝結(jié)構(gòu)中，由于多個定位塊的任一定位塊的厚度等于粘接膠層的厚度，在制備時將多個定位塊設(shè)置在封裝基板上后，再點膠，然后再封裝加固結(jié)構(gòu)，這樣加固結(jié)構(gòu)的朝向封裝基板的面就會抵接在多個定位塊上。
通過定位塊限定了加固結(jié)構(gòu)的位置，進而會精準控制粘接膠層的厚度尺寸，若定位塊的厚度和粘接膠層的厚度的設(shè)計值相等或相近時，會使最終封裝形成的粘接膠層的厚度與設(shè)計值相等或接近。
在保證封裝內(nèi)應力較小的同時，兼顧翹曲程度不能太大，從而在將該芯片封裝結(jié)構(gòu)與PCB焊接時，可提高焊接優(yōu)良率。
同時，在批量封裝同一規(guī)格的芯片封裝結(jié)構(gòu)時，不會出現(xiàn)有些粘接膠層較厚，有些粘接膠層較薄的現(xiàn)象，能夠?qū)崿F(xiàn)產(chǎn)品結(jié)構(gòu)的統(tǒng)一。
