發(fā)布時(shí)間:2024-12-23 03:47:00 來(lái)源:下愚不移網(wǎng) 作者:綜合
12月9日消息,臺(tái)積據(jù)媒體報(bào)道,工格臺(tái)積電在新竹寶山工廠開始2nm試產(chǎn),藝?yán)^其良率達(dá)到了60%,續(xù)漲超越臺(tái)積電內(nèi)部預(yù)期,價(jià)芯除了寶山工廠外,臺(tái)積明年上半年臺(tái)積電還計(jì)劃在高雄工廠開展2nm試產(chǎn)工作。工格
據(jù)了解,藝?yán)^代工廠批量生產(chǎn)芯片,續(xù)漲需要70%甚至更高的價(jià)芯良率,按照臺(tái)積電的臺(tái)積進(jìn)度,在2nm大規(guī)模量產(chǎn)之前,工格臺(tái)積電有時(shí)間能將良率提升到量產(chǎn)標(biāo)準(zhǔn)。藝?yán)^
伴隨著2nm時(shí)代的續(xù)漲到來(lái),其價(jià)格也跟著水漲船高,價(jià)芯消息稱臺(tái)積電2nm晶圓的價(jià)格超過(guò)了3萬(wàn)美元,目前3nm晶圓的價(jià)格大概在1.85萬(wàn)至2萬(wàn)美元,對(duì)比可見2nm工藝的價(jià)格將會(huì)大幅提升。
值得注意的是,臺(tái)積電的訂單報(bào)價(jià)包含多種因素,和具體的客戶以及訂單量有關(guān),部分客戶可能會(huì)有些優(yōu)惠,3萬(wàn)美元是一個(gè)較為粗略的數(shù)字。
公開報(bào)道顯示,自2004年臺(tái)積電發(fā)布90nm芯片以來(lái),彼時(shí)晶圓報(bào)價(jià)近2000美元,制程技術(shù)到2016年演進(jìn)至10nm后,報(bào)價(jià)增幅顯著,至6000美元。進(jìn)入7nm、5nm制程世代后,報(bào)價(jià)破萬(wàn),5nm更是高達(dá)16000美元,且該統(tǒng)計(jì)價(jià)格尚未計(jì)入臺(tái)積電2023年6%的漲幅。
在今年10月份,高通、聯(lián)發(fā)科旗艦芯片全部轉(zhuǎn)向3nm工藝制程,相關(guān)終端掀起了一輪漲價(jià)潮,半導(dǎo)體業(yè)內(nèi)人士預(yù)計(jì),由于先進(jìn)制程報(bào)價(jià)居高不下,芯片廠商成本高企,勢(shì)必將成本壓力轉(zhuǎn)嫁給下游客戶或終端消費(fèi)者。
值得注意的是,臺(tái)積電在2nm制程節(jié)點(diǎn)將首度使用Gate-all-around FETs晶體管,另外N2工藝還能搭配NanoFlex技術(shù),為芯片設(shè)計(jì)人員提供了靈活的標(biāo)準(zhǔn)元件。
與現(xiàn)有的N3E工藝相比,預(yù)計(jì)N2工藝相同功率下性能會(huì)有10%到15%的提升,或者在相同頻率下功耗會(huì)下降25%到30%,同時(shí)晶體管密度將提升15%。
相關(guān)文章
隨便看看