根據(jù)油管博主“摩爾定律已死”泄露，下代AMD的架將配下一代Zen6“Medusa Ridge”CPU可能使用12核CCD。這意味著AMD的備核目標(biāo)是通過(guò)下一代銳龍?zhí)幚砥鞔蠓黾覥PU核心數(shù)量。假設(shè)AMD堅(jiān)持其標(biāo)準(zhǔn)的下代雙CCD銳龍9設(shè)計(jì)方案，AMD的架將配下一代銳龍9 CPU每個(gè)CCD的CPU核心數(shù)量將增加50%，總共可能有24個(gè)核心。備核

據(jù)報(bào)道，下代這些新的架將配12核Zen6 CCD將用于AMD的下一代CPU產(chǎn)品線。據(jù)報(bào)道，備核它們將用于AMD的下代下一代EPYC（Venice）CPU以及他們的Medusa Point/Medusa Halo移動(dòng)CPU。這使得AMD能夠在更廣泛的架將配CPU上重復(fù)使用他們的Zen6 CCD設(shè)計(jì)，從而增加產(chǎn)量，備核同時(shí)降低整體芯片設(shè)計(jì)成本。下代

據(jù)報(bào)道，架將配AMD將使用臺(tái)積電的備核3nm光刻節(jié)點(diǎn)來(lái)制造這些12核Zen6 CPU CCD。目前尚不清楚這些CCD將包含多少緩存。如果AMD繼續(xù)為每個(gè)核心提供4MB的L3緩存，AMD的新12核CCD將具有48MB的L3緩存（不含V-Cache），這將比AMD的8核Zen5 CCD增加50%。然而，這種增加的緩存大小只是猜測(cè)，因?yàn)锳MD可能會(huì)在其Zen6 CPU上采取不同的方向。

正如之前泄露的消息所暗示的那樣，AMD的Zen6 CPU將在其CPU CCD和IO芯片之間使用一種新的互連。摩爾定律已死的消息來(lái)源稱(chēng)，AMD將使用硅中介層，為用戶(hù)提供更高帶寬/更低延遲的互連。這應(yīng)該會(huì)降低內(nèi)存延遲，增加CCD間帶寬，并幫助AMD提升Zen6的CPU性能。

有了12核CCD，我們可以預(yù)期AMD的下一代銳龍CPU將具有更高的核心數(shù)。這將顯著提高AMD的多線程性能。新的互連也應(yīng)該有助于提高AMD雙CCD芯片的性能。更低的延遲和更高的芯片間帶寬將緩解多CCD AMD CPU在某些工作負(fù)載下的性能問(wèn)題。