在近期舉辦的英特IEEE國際電子器件會議IEDM 2024期間，英特爾代工（Intel Foundry）展示了四項半導(dǎo)體技術(shù)領(lǐng)域的爾代突破以及相關(guān)研究成果。

包括：減成法釕互連技術(shù)，工大高性選擇性層轉(zhuǎn)移技術(shù)（SLT），突破環(huán)繞柵極硅基RibbonFET CMOS晶體管技術(shù)以及用于微縮的性技析2D GAA晶體管的柵氧化層技術(shù)。

同時，術(shù)解針對這些前沿技術(shù)，密度英特爾代工提交了七篇相關(guān)論文，計算這些論文涵蓋模塊化計算系統(tǒng)、鋪路GAA 2D FETs柵氧化層模塊開發(fā)、英特GaN MOSHEMT晶體管、爾代TMD界面層對pFET性能影響、工大高性硅基RibbonFET CMOS晶體管、突破選擇性層轉(zhuǎn)移異構(gòu)集成技術(shù)以及TMD缺陷與器件性能的性技析相關(guān)性研究。

此外，術(shù)解英特爾還分享了對先進(jìn)封裝和晶體管微縮技術(shù)未來發(fā)展的愿景，并且提出先進(jìn)內(nèi)存集成、混合鍵合優(yōu)化帶寬、模塊化系統(tǒng)及連接解決方案等創(chuàng)新著力點，以推動AI計算朝著高能效方向發(fā)展。

下面我們簡單介紹一下這些半導(dǎo)體代工層面的前沿技術(shù)，因為在未來的半導(dǎo)體產(chǎn)業(yè)發(fā)展中，這些技術(shù)或?qū)⒅鸩降巧衔枧_，為未來的半導(dǎo)體行業(yè)創(chuàng)新和發(fā)展奠定基礎(chǔ)。

減成法釕互連技術(shù)（Subtractive Ruthenium）

該技術(shù)是英特爾代工在互連微縮方面的一項重大進(jìn)步。它依賴于超高純釕材料，通過特定的工藝步驟，在芯片內(nèi)部形成互連線，主要作用是可以使芯片設(shè)計實現(xiàn)更小的互連線間隔，從而優(yōu)化芯片內(nèi)部的互連結(jié)構(gòu)。

不僅如此，英特爾還利用薄膜電阻率（thin film resistivity）、空氣間隙（airgap）技術(shù)，使得通孔周圍不再需要昂貴的光刻空氣間隙。

同時避免使用選擇性蝕刻的自對準(zhǔn)通孔（self-aligned via），當(dāng)互連間距小于等于25nm時，采用減成法釕互連技術(shù)實現(xiàn)的空氣間隙，可以使線間電容最高降低25％，以替代銅鑲嵌工藝。而線間電容的降低有助于提升信號傳輸速度和降低功耗，進(jìn)而改善整體芯片效率。

減成法釕互連技術(shù)一方面帶來了更高的功能密度，使得芯片能夠在更小的空間內(nèi)實現(xiàn)更復(fù)雜的功能。另一方面可以降低生產(chǎn)制造成本，從而促進(jìn)未來半導(dǎo)體芯片芯片技術(shù)的發(fā)展。

選擇性層轉(zhuǎn)移技術(shù)（SLT）

該技術(shù)主要面向異構(gòu)集成，它通過高效整合超薄芯粒（chiplet），實現(xiàn)了芯片的功能密度和封裝吞吐量的顯著提升。

同時它允許以更高的靈活性集成超薄芯粒，從而顯著縮小芯片尺寸、提高縱橫比。對比傳統(tǒng)的芯片到晶圓鍵合（chip-to-wafer bonding）技術(shù)，選擇性層轉(zhuǎn)移技術(shù)（SLT）將帶來高達(dá)100倍的芯片封裝吞吐量提升，超快速芯片間封裝將不再是紙上談兵。

利用這項技術(shù)，代工廠能夠制造出面積為1平方毫米、厚度小于人類頭發(fā)17倍的芯片，并能在幾分鐘內(nèi)完成超過15000個芯片的并行晶圓轉(zhuǎn)移。

它非常適合需要高性能、高集成度和低功耗的芯片應(yīng)用場景，如AI（人工智能）、HPC（高性能計算）、IoT（物聯(lián)網(wǎng)）以及5G通信等領(lǐng)域。

硅基RibbonFET CMOS晶體管技術(shù)

隨著晶體管尺寸的不斷縮小，傳統(tǒng)的鰭式場效應(yīng)晶體管（FinFET）技術(shù)已經(jīng)逐漸接近其物理極限。為了克服這一挑戰(zhàn)，業(yè)界開始探索新的晶體管架構(gòu)，其中環(huán)繞柵極硅基RibbonFET CMOS晶體管技術(shù)就是其中的一種重要方案。

該技術(shù)通過讓柵極全面環(huán)繞帶狀的晶體管溝道，實現(xiàn)了對電流的更精確控制，從而提升了晶體管的性能和穩(wěn)定性。

英特爾代工能夠?qū)h(huán)繞柵極（Gate-All-Around）RibbonFET晶體管的柵極長度縮減到6nm、硅厚度縮減到1.7nm，有效降低溝道厚度。

相較于傳統(tǒng)的水平堆疊方式，RibbonFET晶體管的溝道可以進(jìn)行垂直堆疊，再加上柵極長度縮短以及溝道厚度降低，晶體管的開關(guān)速度和整體性能提升都能夠從中獲益。英特爾也在6納米柵極長度下，通過硅溝道厚度縮放和源極/漏極結(jié)輪廓工程，實現(xiàn)了行業(yè)領(lǐng)先的短溝道效應(yīng)。

用于微縮的2D GAA晶體管的柵氧化層

在2D GAA晶體管方面，英特爾也取得了相關(guān)進(jìn)展。2D GAA（Gate-All-Around，環(huán)繞柵極）晶體管的柵氧化層是其結(jié)構(gòu)中的關(guān)鍵組成部分，對于晶體管的性能和穩(wěn)定性具有重要影響。柵氧化層位于柵極和溝道之間，主要作用是絕緣和電場控制。

英特爾代工在相關(guān)的2D GAA NMOS（N 型金屬氧化物半導(dǎo)體）和PMOS（P 型金屬氧化物半導(dǎo)體）晶體管制造方面進(jìn)行了深入研究，并將晶體管的柵極長度微縮到了30nm，有助于進(jìn)一步提升晶體管性能和穩(wěn)定性。

此外，柵氧化層通常采用高純度的二氧化硅材料，英特爾在縮減柵極長度的同時也在2D TMD（過渡金屬二硫化物）研究上取得了新進(jìn)展，未來有望在先進(jìn)晶體管工藝中替代硅材料。

300mm氮化鎵技術(shù)新進(jìn)展

除了上述四大核心技術(shù)之外，英特爾在300mm氮化鎵（GaN）技術(shù)方面也進(jìn)行了開拓性研究。

作為新興的用于功率器件和射頻（RF）器件的材料，氮化鎵相對于硅而言有著更強(qiáng)的性能和更高的電壓與溫度承受能力，在300毫米GaN-on-TRSOI（富陷阱絕緣體上硅）襯底（substrate）上，英特爾代工制造了業(yè)界領(lǐng)先的高性能微縮增強(qiáng)型GaN MOSHEMT（金屬氧化物半導(dǎo)體高電子遷移率晶體管）。

GaN-on-TRSOI等工藝上較為先進(jìn)的襯底，可以通過減少信號損失，提高信號線性度和基于襯底背部處理的先進(jìn)集成方案，為功率器件和射頻器件等應(yīng)用帶來更強(qiáng)的性能。

結(jié)語

英特爾作為行業(yè)引領(lǐng)者，不斷推進(jìn)半導(dǎo)體設(shè)計與制造，此次展示的技術(shù)成果展示了其在滿足未來計算應(yīng)用需求、推動摩爾定律發(fā)展和半導(dǎo)體行業(yè)進(jìn)步方面的持續(xù)努力，也體現(xiàn)了其在技術(shù)創(chuàng)新和行業(yè)發(fā)展中的重要角色。

同時，英特爾代工還分享了對先進(jìn)封裝和晶體管微縮技術(shù)未來發(fā)展的愿景，包括：先進(jìn)內(nèi)存集成（memory integration），以消除容量、帶寬和延遲的瓶頸； 用于優(yōu)化互連帶寬的混合鍵合；模塊化系統(tǒng)（modular system）及相應(yīng)的連接解決方案。